- Tubelator AI
- >
- Videos
- >
- Education
- >
- Understanding LIB, DB, and Verilog Files in VLSI Design | Session-1
Understanding LIB, DB, and Verilog Files in VLSI Design | Session-1
Explore the significance of LIB, DB, and Verilog files in VLSI Design. Gain insights into the different types of files used with practical examples. Subscribe to Team VLSI on YouTube for more informative sessions.
Install Tubelator On Chrome
Video Summary & Chapters
No chapters for this video generated yet.
Video Transcript
Chào mừng bạn đến với VLSI kênh
Hôm nay trong
Thiết kế vật lý
Chúng tôi sẽ bắt đầu một phiên mới
trên các tập tin khác nhau trong Physical Design
Chúng tôi sẽ phân tích
Tất cả các loại file
Với các ví dụ
Vui lòng
làm như video này
và subscribe
kênh của chúng tôi
kênh của chúng tôi là
youtube.com Slash Team VLSI
Vì vậy, bắt đầu với điều này, chúng tôi có rất nhiều tập tin trong thiết kế vật lý và chúng tôi nên biết mỗi
và mỗi tập tin rất tốt trước khi bước vào thiết kế vật lý.
Vì vậy, điều này rất quan trọng trong ý nghĩa nếu bạn đang chuẩn bị cho một số phỏng vấn và bạn đang
1 hoặc 2 năm kinh nghiệm, vì vậy trong mỗi phỏng vấn, người phỏng vấn phải thảo luận về đầu vào và
file output của các công cụ thiết kế vật lý.
Vì vậy, đây là chủ đề rất quan trọng đối với đặc biệt đối với người mới đang chuẩn bị
Đối với phỏng vấn.
vì vậy chúng tôi sẽ bắt đầu trong bài giảng đầu tiên chúng tôi sẽ bao gồm.v file.vhd file.lib và.db file
file và sau đó trong các phiên khác nhau chúng tôi sẽ bao gồm tất cả những phần còn lại của các tập tin
vì vậy nó bắt đầu với tập tin.v đầu tiên vì vậy đây là phần mở rộng của tập tin verlog
.v là phần mở rộng của file
vì vậy đây là mã nguồn được viết trong ngôn ngữ mô tả phần cứng Verolog
đầu vào cũng như output của công cụ tổng hợp như thiết kế compiler gensh-etc là file.v
vì vậy danh sách netto cấp cổng được tạo ra sau khi công cụ tổng hợp mã rtl là file.v
đầu vào dưới dạng danh sách net level cổng cho công cụ pnr như một nguồn thiết kế cũng là một tập tin.v
đôi khi mọi người cũng sử dụng phần mở rộng.vg để phân biệt danh sách net level cổng đến mã RTL
Vì vậy ở đây chúng ta đã thấy
rằng file.v là mã RTL cũng như danh sách cấp cổng vì vậy công cụ tổng hợp
lấy file.v như một đầu vào có nghĩa là mã RTL là dưới dạng file.v như một
nhập và cung cấp danh sách net level cổng cũng là trong file.v vì vậy ở đây chúng tôi
Ở đây chúng ta có thể thấy một mẫu tập tin.v
nó bắt đầu với tên mô-đun và tổng hợp là mô-đun sau đó tên mô-đun sau đó
chúng tôi tuyên bố các pin đầu vào và đầu ra hoặc cổng dưới dạng đầu vào và đầu ra sau đó
chúng tôi xác định chức năng của mô-đun và sau đó chúng tôi kết thúc tập tin này với
và mô-đun ok vì vậy tiếp theo chúng tôi sẽ thảo luận về.vhd file.vhd là phần mở rộng của file vhdl
tổng hợp của tổng hợp khác so với verlog nhưng thông tin tương tự và sử dụng
do đó, tệp.vhdl chứa cùng một thông tin như tệp.vhdl dưới dạng mã rtl
nhưng có một tổng hợp khác nhau trong vhdl
vì vậy cách viết vhdl hơi khác so với verlog
nhưng bây giờ một ngày.v có nghĩa là file log rất phổ biến và hầu hết ngành công nghiệp sử dụng file log rất
ok vì vậy bạn có thể thấy ở đây trong dòng chảy tổng hợp mã RTL là một đầu vào là.v tập tin vì vậy chúng ta có thể thấy
.v file được sử dụng như một đầu vào trong tổng hợp logic và sau khi tổng hợp chúng tôi nhận được netlist getlevel
Nó cũng là trong file.v và cũng trong pnr flow.
Địa điểm và dòng chảy PNR
cổng lib và netlist là file.lib
là đầu vào cho công cụ PNR
